Referenzen
|
Projekt |
Treiber Entwicklung für einen FPGA/IP Core basierten Kommunikations-Prozessor.
The acceleration Module IP provides ultra-low latency cut-through between two external ports together with a frame processing on the fly (extraction and insertion of data). In normal use-case, ACM IP is used together with a TSN Ethernet Switch, a PTP synchronized clock and a Host CPU.
Dieser Kommunikations-Prozessor beschleunigt PubSub real time Kommunikation in einem OPC-UA / TSN basierenden Netzwerk. Das System läuft unter Linux und wird via Netconf, Sysrepo (YANG) und einem entsprechenden PubSub Datenfile konfiguriert.
Herausforderungen:
|
|
Zeitraum |
06.2021 – 03.2024 |
|
Branche |
Prozessautomatisierung |
|
Kunde |
Hersteller von Automatisierungstechnik |
|
Position |
Entwickler |
|
Team |
SW:2, HW:2 |
|
Tools |
Visual Code, GIT, Docker, CMake, VMware |
|
Sprache |
C, C++, Python, pytest |
|
OS |
Linux |
|
HW |
Cyclone-V (ARM Cortex-A9) |
|
COM |
Ethernet (TSN), OPC-UA |
|
Projekt |
Entwicklung eines OPC UA Buskopplers für ein bestehendes modulares IO System.
Entwicklung einer Library um einen OPC UA Buskoppler mit unterschiedlichen IO Sub Bussen zu betreiben.
Herausforderungen:
|
|
Zeitraum |
06.2019 – 05.2021 |
|
Branche |
Prozessautomatisierung |
|
Kunde |
Hersteller von Automatisierungstechnik |
|
Position |
Entwickler |
|
Team |
SW:3, HW:2 |
|
Tools |
Visual Code, GIT, Docker, CMake, VMware |
|
Sprache |
C |
|
OS |
Linux |
|
HW |
Cyclone-V (ARM Cortex-A9) |
|
COM |
Ethernet, OPC-UA, verschiedene IO Sub Bussysteme |
|
Projekt |
Entwicklung eines generischen Linux Kernel Moduls, das die Ausführung eines real-time Bare Metal Blocks ermöglicht.
Dabei wird die ARM FIQ (Fast Interrupt reQuest) Technologie verwendet, um minimale Interrupt Latenz Zeiten zu erreichen. Zusätzlich werden TLB Lockdown Mechanismen als auch L2-Cache Locking verwendet, um maximale RT Performanz zu erzielen. Über die Modul Parametrierung ist prinzipiell jede verfügbare Interrupt Quelle mit einer Bare Metal Funktion zu verknüpfen. Bei multi-Core Systemen ist die Ausführung der entsprechenden Bare Metal Funktion an jede beliebige CPU zu koppeln. Optional kann für jede Interrupt Quelle bzw. System global eine Initialisierungsfunktion definiert werden, die im Linux Kernel Modul Lade Kontext einmalig aufgerufen wird. Diese nicht RT Funktionen (NRT) sind ebenfalls Teil des Bare Metal Blocks und ermöglichen eine generische System Initialisierung. Der RT Bare Metal Block wird unabhängig vom Linux System kompiliert und exportiert seine Funktionen bzw. Daten über eine dynamische Symbol Tabelle. Funktionen die der RT Bare Metal Block vom Linux System benötigt, werden ebenfalls via Symbol Tabelle realisiert. (Patent Pending)
Herausforderungen:
|
|
Zeitraum |
01.2019 – 05.2019 |
|
Branche |
Prozessautomatisierung |
|
Kunde |
Hersteller von Automatisierungstechnik |
|
Position |
Entwickler |
|
Team |
SW:2, HW:0 |
|
Tools |
Visual Code, GIT, Docker, CMake, VMware |
|
Sprache |
C, Assembler |
|
OS |
Linux, Bare Metal |
|
HW |
Cyclone-V (ARM Cortex-A9) |
|
COM |
Ethernet |
|
Projekt |
Entwicklung bzw. Modernisierung eines Ethernet/IP Buskopplers für ein bestehendes modulares IO System.
Integration des neuesten EIP Stacks. Anpassungen an die aktuelle EIP Spezifikation. Vorbereitung bzw. Durchführung der ODVA Zertifizierung.
Herausforderungen:
|
|
Zeitraum |
02.2018 – 12.2018 |
|
Branche |
Prozessautomatisierung |
|
Kunde |
Hersteller von Automatisierungstechnik |
|
Position |
Entwickler |
|
Team |
SW:1, HW:1 |
|
Tools |
Visual Code, Wireshark, Rockwell RSLogix, B&R Automation Studio |
|
Sprache |
C, C# |
|
OS |
Ohne OS |
|
HW |
32 Bit RISC soft CPU Core |
|
COM |
Ethernet Ethernet/IP, SPI, I2C, TCP |
|
Projekt |
Entwicklung einer PCIe basierenden proprietären Kommunikation für ein Image Processing System.
Entwicklung eines proprietären PCIe basierten Kommunikations-Stacks für Echtzeit Kommunikation zwischen einem FPGA soft Core CPU System und einem Linux ARM System. Für das Linux ARM System wurde eine modulare Server Funktionalität entwickelt die alle notwendige Funktionalität für eine Image Processing System bereitstellt.
Herausforderungen:
|
|
Zeitraum |
01.2017 – 01.2018 |
|
Branche |
Prozessautomatisierung |
|
Kunde |
Hersteller von Automatisierungstechnik |
|
Position |
Entwickler |
|
Team |
SW:1, HW:2 |
|
Tools |
Visual Code, GIT, Wireshark, VMware, B&R Automation Studio |
|
Sprache |
C |
|
OS |
Linux, Bare Metal |
|
HW |
i.MX6 |
|
COM |
Ethernet, PCIe |
|
Projekt |
Entwicklung eines mobilen Messsystems für die Vermessung und Kontrolle von Gleisanlagen
Modulares, mobiles Messsystem auf Basis des NXP VF61 SOC’s. Multislave, Multimaster Architektur mit flexibler Kommunikationsphysik. Das Messsystem unterstützt folgende Kommunikationstypen: Ethernet/UDP, RS232, Bluetooth, ZigBee Funkmodul. Entwicklung eines neuen Protokolls das auch in einem Broadcast basierenden Funknetzwerk verwendet werden kann und alle notwendigen Adressierungs-Mechanismen bereitstellt.
Herausforderungen:
· Multislave, Multimaster Funknetzwerk. · Asymmetrische Multicore Architektur bzw. Kommunikation · Echtzeit Verarbeitung im µs Bereich
|
|
Zeitraum |
08.2015 – 12.2016 |
|
Branche |
Messtechnik |
|
Kunde |
Gleisbau Unternehmen |
|
Position |
Architekt und Entwickler |
|
Team |
SW:1, HW:1 |
|
Tools |
Visual Studio, Rowley CrossWorks for ARM, Wireshark, MATLAB, Team Foundation Server |
|
Sprache |
C/C++, Assembler, C# |
|
OS |
Windows CE auf dem Cortex-A5, kein OS auf dem Cortex-M4 |
|
HW |
NXP/Freescale VF61 SOC, asymmetrical multi-core architecture (ARM Cortex:A5,M4) 8 Kanal 24-Bit Sigma-Delta Wandler (ADC AD7768) |
|
COM |
Ethernet, SPI, I2C, RS232, Bluetooth |
|
Projekt |
Erweiterung eines Modbus TCP/UDP Slaves um Producer Funktionalität
Dabei handelte es sich um eine proprietäre Modbus Erweiterung die das zyklische bzw. Daten-getriggerte Senden ermöglicht.
|
|
Zeitraum |
04.2015 – 07.2015 |
|
Branche |
Prozessautomatisierung |
|
Kunde |
Hersteller von Automatisierungstechnik |
|
Position |
Architekt und Entwickler |
|
Team |
SW:1 |
|
Tools |
Eclipse, Wireshark, Visual SourceSafe, B&R Automation Studio |
|
Sprache |
C, Assembler, C# |
|
OS |
ohne OS |
|
HW |
32 Bit RISC soft CPU Core |
|
COM |
Ethernet (UDP,TCP,Telnet), SPI, I2C |
|
Projekt |
Entwicklung eines PCI Linux Treibers für ein Kamerasystem
Herausforderungen:
· zero copy design · direct user-space access
|
|
Zeitraum |
01.2015 – 03.2015 |
|
Branche |
Industrielle Bildverarbeitung |
|
Kunde |
Hersteller von Automatisierungstechnik |
|
Position |
Architekt und Entwickler |
|
Team |
SW:1 |
|
Tools |
Eclipse, VMware |
|
Sprache |
C/C++ |
|
OS |
Linux 4.1 |
|
HW |
i.MX6 SOC (ARM Cortex A9) |
|
COM |
Ethernet |
|
Projekt |
Entwicklung einer 4 Kanal Flashing Unit auf Basis von Ethernet Powerlink
Entwicklung eines Beleuchtungskontrollers für die industrielle Bildverarbeitung. Dieses Modul ist mit einem Ethernet Powerlink Interface ausgestattet und ermöglicht damit ein netzsynchrones Blitzen. Hochgenau Gleichzeitigkeit mit minimalen Jitter von 20ns wurde Mithilfe von Topologie Laufzeit-Kompensation erzielt.
|
|
Zeitraum |
03.2014 – 12.2014 |
|
Branche |
Prozessautomatisierung, Industrielle Bildverarbeitung |
|
Kunde |
Hersteller von Automatisierungstechnik |
|
Position |
Architekt und Entwickler |
|
Team |
SW:1, HW:1 |
|
Tools |
Eclipse, Wireshark, Visual SourceSafe, B&R Automation Studio |
|
Sprache |
C, Assembler |
|
OS |
ohne OS |
|
HW |
32 Bit RISC soft CPU Core |
|
COM |
Ethernet (UDP,TCP,Telnet) |
|
Projekt |
Vergleich von verfügbaren Image Processing Libraries Benchmarking der Libraries auf unterschiedlichen HW Plattformen
|
|||||||||||||
|
Zeitraum |
09.2013 – 02.2014 |
|||||||||||||
|
Branche |
Industrielle Bildverarbeitung |
|||||||||||||
|
Kunde |
Hersteller von Automatisierungstechnik |
|||||||||||||
|
Position |
Architekt |
|||||||||||||
|
Team |
SW:1 |
|||||||||||||
|
Tools |
HALCON, VisionPro, Open eVision, Sherlock, Common Vision Blox, Impact |
|||||||||||||
|
Sprache |
C/C++,Halcon Script, C# |
|||||||||||||
|
OS |
Windows, Linux |
|||||||||||||
|
HW |
Windows 32/64, Linux 32 |
|||||||||||||
|
COM |
Ethernet |
|
Projekt |
Implementierung entsprechender Safety Funktionalität in einem SERCOS III Slave
Die Entwicklung basiert auf dem SERCON100S FPGA Core in Kombination mit dem Sercos Kommunikations-Stack von Automata. Als Sicherheitsprotokoll wurde „openSAFETY“ implementiert.
|
|
Zeitraum |
01.2013 – 08.2013 |
|
Branche |
Prozessautomatisierung |
|
Kunde |
Hersteller von Automatisierungstechnik |
|
Position |
Architekt und Entwickler |
|
Team |
SW:2, HW:1 |
|
Tools |
Visual Studio, Wireshark, Visual SourceSafe, Sercos Monitor, Schneider PACDrive |
|
Sprache |
C, Assembler |
|
OS |
ohne OS |
|
HW |
32 Bit RISC soft CPU Core + SERCON100S FPGA Core |
|
COM |
Ethernet SERCOS III, SPI, I2C |
|
Projekt |
Entwicklung eines Druckmarken Erkennungsmoduls (Print Mark Detection)
Das Modul analysiert sogenannte Druckmarken, berechnet deren Qualität und Position und übermittelt die Daten via Powerlink an den Master. Integration des Moduls in das B&R Automation Studio. Entwicklung einer PC basierenden Applikation um das Modul zu parametrieren und zu testen.
Patent: EP3015267A1
Herausforderungen:
· Digitale Signalverarbeitung ohne FPU · Symmetrische Multicore Umgebung · Echtzeit Verarbeitung im µs Bereich
|
|
Zeitraum |
08.2011 – 12.2012 |
|
Branche |
Prozessautomatisierung |
|
Kunde |
Hersteller von Automatisierungstechnik |
|
Position |
Architekt und Entwickler |
|
Team |
SW:1, HW:1 |
|
Tools |
Visual Studio, Wireshark, Visual SourceSafe, MATLAB, Automation Studio, |
|
Sprache |
C, Assembler, C# |
|
OS |
ohne OS |
|
HW |
Multicore Umgebung: 2 RISC soft CPU Cores |
|
COM |
Ethernet Powerlink, SPI, I2C, RS232 |
|
Projekt |
Entwicklung eines Profinet RT Buskopplers für ein bestehendes modulares IO System
Entwicklung eines Profinet Gateways um ein bestehendes modulares IO System in die Siemens Welt zu integrieren. Die Entwicklung basiert auf dem Siemens Profinet Stack. Das Projekt umfasst die gesamte Entwicklung, die Zertifizierung und die Integration eines bestehenden modularen IO Systems in die Siemens Welt.
Herausforderungen:
· Portierung des Siemens Profinet Stack auf einen 32 Bit soft CPU Core (Big Endian) · Portierung des freeRTOS OS auf einen 32 Bit soft CPU Core · Generische Integration eines bestehenden modularen IO Systems (IO Profil) · Erstellung alle notwendigen GSDML Files · Synchronisierung der Profinet Zyklen mit dem IO Bussystem · Implementierung eines WEB Interfaces
|
|
Zeitraum |
08.2010 – 07.2011 |
|
Branche |
Prozessautomatisierung |
|
Kunde |
Hersteller von Automatisierungstechnik |
|
Position |
Architekt und Entwickler |
|
Team |
SW:2, HW:1 |
|
Tools |
Visual Studio, Wireshark, Visual SourceSafe, Siemens Simatic |
|
Sprache |
C, Assembler, XML, HTML, JavaScripts, C# |
|
OS |
freeRTOS |
|
HW |
32 Bit RISC soft CPU Core |
|
COM |
Ethernet Profinet, SPI, I2C, TCP (http, Telnet) |
|
Projekt |
Entwicklung eines Sercos III Buskopplers für ein bestehendes modulares IO System
Entwicklung eines Sercos III Gateways um ein bestehendes modulares IO System in einem Ethernet Sercos Netzwerk zu betreiben. Die Entwicklung basiert auf dem AUTOMATA Stack und dem Sercos III IP Core (SERCON100S). Das Projekt umfasst die gesamte Entwicklung, die Zertifizierung und die Integration eines bestehenden modularen IO Systems in die Sercos Welt.
Herausforderungen:
· Portierung des AUTOMATA Sercos Stacks auf einen 32 Bit soft CPU Core (Big Endian) · Generische Integration eines bestehenden modularen IO Systems (IO Profil) · Erstellung alle notwendigen SDDML Files · Synchronisierung der Sercos Zyklen mit dem IO Bussystem · Implementierung eines WEB Interfaces
|
|
Zeitraum |
08.2009 – 07.2010 |
|
Branche |
Prozessautomatisierung |
|
Kunde |
Hersteller von Automatisierungstechnik |
|
Position |
Architekt und Entwickler |
|
Team |
SW:1, HW:1 |
|
Tools |
Visual Studio, Wireshark, Visual SourceSafe, Sercos Monitor, Automata Sercos Master |
|
Sprache |
C, Assembler, XML, HTML, JavaScripts, C# |
|
OS |
ohne OS |
|
HW |
32 Bit RISC soft CPU Core + Sercos III IP Core SERCON100S |
|
COM |
Ethernet Sercos III, SPI, I2C, TCP (http, Telnet) |
|
Projekt |
Entwicklung eines EtherCAT Buskopplers für ein bestehendes modulares IO System
Entwicklung eines EtherCAT Gateways um ein bestehendes modulares IO System in die Beckhoff Welt zu integrieren. Die Entwicklung basiert auf dem Beckhoff EtherCAT Stack und dem ET181x FPGA IP Core. Das Projekt umfasst die gesamte Entwicklung, die Zertifizierung und die Integration eines bestehenden modularen IO Systems in die Beckhoff Welt. Zusätzlich wurde für das B&R Automation Studio eine generische Konvertierungs-Applikation entwickelt (C#.NET) die es ermöglicht, innerhalb der B&R Welt eine EtherCAT basierende Applikation zu projektieren bzw. parametrieren.
Herausforderungen:
· Portierung des Beckhoff EtherCAT Stack auf einen 32 Bit soft CPU Core (Big Endian) · Generische Integration eines bestehenden modularen IO Systems (IO Profil) · Erstellung alle Device Description / ESI Files · Integration bzw. Konvertierung zw. B&R und Beckhoff Welt
|
|
Zeitraum |
09.2008 – 07.2009 |
|
Branche |
Prozessautomatisierung |
|
Kunde |
Hersteller von Automatisierungstechnik |
|
Position |
Architekt und Entwickler |
|
Team |
SW:1, HW:1 |
|
Tools |
Visual Studio, Wireshark, Visual SourceSafe, Beckhoff TwinCAT, B&R Automation Studio |
|
Sprache |
C, Assembler, C# |
|
OS |
ohne OS |
|
HW |
32 Bit RISC soft CPU Core |
|
COM |
Ethernet EtherCAT, SPI, I2C, TCP (http, Telnet) |
|
Projekt |
Entwicklung einer embedded Webservers Library mit AJAX Unterstützung
Entwicklung einer modularen embedded Webserver Library speziell für die Verwendung auf Systemen mit minimalen Ressourcen. Zusätzlich wurde eine PC (c#.NET) Applikation entwickelt, die ein bestehendes WEB Projekt in ein komprimiertes FAT indiziertes BLOB Objekt konvertiert.
|
|
Zeitraum |
02.2008 – 08.2008 |
|
Branche |
Prozessautomatisierung |
|
Kunde |
Hersteller von Automatisierungstechnik |
|
Position |
Architekt und Entwickler |
|
Team |
SW:1 |
|
Tools |
Visual Studio, Wireshark, Visual SourceSafe, alle verfügbaren Browser |
|
Sprache |
C, Assembler, XML, HTML, JavaScripts, C# |
|
OS |
Library: OS unabhängig |
|
HW |
Library: HW unabhängig |
|
COM |
Ethernet TCP, HTTP |
|
Projekt |
Entwicklung eines Ethernet/IP Buskopplers für ein bestehendes modulares IO System
Entwicklung eines Ethernet/IP Gateways um ein bestehendes modulares IO System in die Rockwell Welt zu integrieren. Die Entwicklung basiert auf dem Ethernet/IP Stack der Firma PYRAMID SOLUTIONS. Das Projekt umfasst die gesamte Entwicklung, die Zertifizierung und die Integration eines bestehenden modularen IO Systems in die Rockwell Welt. Zusätzlich wurde für das B&R Automation Studio eine generische Konvertierungs-Applikation entwickelt (C#.NET) die es ermöglicht, innerhalb der B&R Welt eine Ethernet/IP basierende Applikation zu projektieren bzw. parametrieren.
Herausforderungen:
· Portierung des PYRAMID SOLUTIONS Ethernet/IP Stack auf einen 32 Bit soft CPU Core · Generische Integration eines bestehenden modularen IO Systems (IO Profil) · Erstellung alle notwendigen Device Description Files · Integration bzw. Konvertierung zw. B&R und der Rockwell Welt · Implementierung eines WEB Interfaces
|
|
Zeitraum |
11.2006 – 01.2008 |
|
Branche |
Prozessautomatisierung |
|
Kunde |
Hersteller von Automatisierungstechnik |
|
Position |
Architekt und Entwickler |
|
Team |
SW:1, HW:1 |
|
Tools |
Visual Studio, Wireshark, Visual SourceSafe, Rockwell RSLogix, B&R Automation Studio |
|
Sprache |
C, Assembler, C# |
|
OS |
ohne OS |
|
HW |
32 Bit RISC soft CPU Core |
|
COM |
Ethernet Ethernet/IP, SPI, I2C, TCP (http, Telnet) |
|
Projekt |
Entwicklung eines Modbus TCP/UDP Buskopplers für ein bestehendes modulares IO System
Entwicklung eines Gateways um ein bestehendes modulares IO System über das Modbus Interface zu verwenden. Das Projekt umfasst die gesamte Entwicklung, die Zertifizierung und die Integration eines bestehenden modularen IO Systems.
Herausforderungen:
· Entwicklung des Modbus TCP/UDP Stacks · Generische Integration eines bestehenden modularen IO Systems (IO Profil)
|
|
Zeitraum |
02.2006 – 10.2006 |
|
Branche |
Prozessautomatisierung |
|
Kunde |
Hersteller von Automatisierungstechnik |
|
Position |
Architekt und Entwickler |
|
Team |
SW:1, HW:1 |
|
Tools |
Visual Studio, Wireshark, Visual SourceSafe, B&R Automation Studio, Modbus Master |
|
Sprache |
C, Assembler, C# |
|
OS |
ohne OS |
|
HW |
32 Bit RISC soft CPU Core |
|
COM |
Ethernet (TCP/UDP), SPI, I2C |
|
Projekt |
Entwicklung eines Laser Messsystems für die Überwachung bzw. Vermessung von Hochöfen
Entwicklung eines robusten Algorithmus aus einem 3D Image, Kugel Objekte zu detektieren. Entwicklung eines geeigneten 3D Matching Verfahrens um die Position eines Laser Scanners im Raum zu bestimmen. Entwicklung eines CAN Treibers für die Steuerung eines Laser Scanners.
Patent: WO2007107242A1
Herausforderungen:
· Exakte 2D Kreiserkennung auch bei unvollständigen Objekten und geometrischen Verzerrungen
|
|
Zeitraum |
08.2004 – 01.2006 |
|
Branche |
Messtechnik |
|
Kunde |
Hersteller von Feuerfestwerkstoffe |
|
Position |
Architekt und Entwickler |
|
Team |
SW:3, HW:1 |
|
Tools |
Visual Studio, CVS, HiQ von NI |
|
Sprache |
C, C++, C# |
|
OS |
Windows XP |
|
HW |
PC, SICK Laser Scanner (NAV350-3232), PowerCube Schrittmotor |
|
COM |
Ethernet, CAN |
|
Projekt |
Entwicklung einer proprietären Scrip Sprache um Image Processing Abläufe zu automatisieren
Die Scrip Sprache wurde mit dem Parser Generator ANTLER entwickelt. Als backend kommt C++ zum Einsatz.
|
|
Zeitraum |
02.2004 – 07.2004 |
|
Branche |
Industrielle Bildverarbeitung |
|
Kunde |
Semiconductor Equipment Provider |
|
Position |
Architekt und Entwickler |
|
Team |
SW:1 |
|
Tools |
Visual Studio, TI Code Composer Studio, CVS, ANTLER, |
|
Sprache |
C, C++ |
|
OS |
unabhängig |
|
HW |
Texas Instruments DSP TMS320C40 |
|
COM |
- |
|
Projekt |
Entwicklung eines skalierbaren Multi Prozessor Bildverarbeitungs-Systems
Das System arbeitete nach dem Master Slave Prinzip und verteilt Image Processing Aufgaben an die verfügbaren Slaves. Es bestand aus einer Linux Kommunikations-CPU, einer Master CPU (TI DSP + TI-RTOS) und n Slave Prozessoren (TI DSP ohne OS)
Herausforderungen:
· Prozess-Scheduler der anstehende Image Processing Aufgaben optimal verteilt · Kommunikation zwischen n DSP Cores (Image Transfer) · Skalierbares dynamisches Multiprozessor System
|
|
Zeitraum |
05.2001 – 01.2004 |
|
Branche |
Industrielle Bildverarbeitung |
|
Kunde |
Semiconductor Equipment Provider |
|
Position |
Architekt und Entwickler |
|
Team |
SW:6, HW:2 |
|
Tools |
TI Code Composer Studio, CVS, Enterprise Architect |
|
Sprache |
C, C++, Assembler |
|
OS |
TI-RTOS bzw. ohne OS |
|
HW |
n * TI DSP TMS320C64x + Motorola MPC8xx |
|
COM |
Ethernet (UDP/TCP) |
|
Projekt |
Entwicklung eines 2D Template Matching Verfahrens
Entwicklung eines Kontur basierenden, Translations-, Rotations- und Skalierungsinvarianten Template Matching Algorithmus. Das Verfahren wurde für die Sub Pixel genau Objekt Detektion in der Halbleiter Produktion entwickelt.
Herausforderungen:
· Lokalisierung auch bei extrem geringen Kontrast · Sub Pixel Genauigkeit · Lokalisierung auch bei Objekt Störungen (occlusion, clutter) · Multi Objekt Erkennung
|
|
Zeitraum |
12.1999 – 04.2001 |
|
Branche |
Industrielle Bildverarbeitung |
|
Kunde |
Semiconductor Equipment Provider |
|
Position |
Architekt und Entwickler |
|
Team |
SW:2 |
|
Tools |
Visual Studio, TI Code Composer Studio, CVS, MATLAB, HALCON |
|
Sprache |
C, C++ |
|
OS |
- |
|
HW |
TI DSP TMS320C64x |
|
COM |
- |
|
Projekt |
Entwicklung einer robusten 2D Kreisobjekt Erkennung
Entwicklung eines Kontur basierenden, Translations- Skalierungsinvarianten Kreisobjekt Matching Algorithmus. Das Verfahren wurde für die Sub Pixel genau Objekt Detektion in der Halbleiter Produktion entwickelt.
Herausforderungen:
· Lokalisierung auch bei extrem geringen Kontrast · Sub Pixel Genauigkeit · Lokalisierung auch bei Objekt Störungen (occlusion, clutter) · Multi Objekt Erkennung
|
|
Zeitraum |
08.1998 – 11.1999 |
|
Branche |
Industrielle Bildverarbeitung |
|
Kunde |
Semiconductor Equipment Provider |
|
Position |
Architekt und Entwickler |
|
Team |
SW:1 |
|
Tools |
Visual Studio, TI Code Composer Studio, CVS, MATLAB |
|
Sprache |
C |
|
OS |
- |
|
HW |
TI DSP TMS320C64x |
|
COM |
- |
|
Projekt |
Entwicklung eines robusten DataMatrix Readers
Entwicklung eines Grauwert basierenden, Translations-, Rotations- und Skalierungsinvarianten DataMatrix Reader Algorithmus.
Herausforderungen:
· Lokalisierung auch bei extrem geringen Kontrast · Automatische Detektion der Symbolgröße · Lokalisierung auch bei Objekt Störungen (nicht linearer Grauwertverlauf)
|
|
Zeitraum |
08.1997 – 07.1998 |
|
Branche |
Industrielle Bildverarbeitung |
|
Kunde |
Semiconductor Equipment Provider |
|
Position |
Architekt und Entwickler |
|
Team |
SW:1 |
|
Tools |
Borland C, TI-DSP Tool-Chain |
|
Sprache |
C |
|
OS |
- |
|
HW |
TI DSP C6x family |
|
COM |
- |
|
Projekt |
Entwicklung einer Blob-Analyse Library
Entwicklung einer schnellen Segmentierungs-Methode, Merkmalsextraktion und einer dynamischer Binarisierung.
|
|
Zeitraum |
11.1996 – 07.1997 |
|
Branche |
Industrielle Bildverarbeitung |
|
Kunde |
Semiconductor Equipment Provider |
|
Position |
Architekt und Entwickler |
|
Team |
SW:1 |
|
Tools |
Borland C, TI-DSP Tool-Chain |
|
Sprache |
C |
|
OS |
- |
|
HW |
TI DSP C6x family |
|
COM |
- |
|
Projekt |
Entwicklung einer Sub Pixel genauen Objekt Lokalisierung auf Basis der außen Konturen
Der Algorithmus wird in der Halbleiter Industrie für die Lokalisierung bzw. Vermessung von Chips eigesetzt.
|
|
Zeitraum |
01.1996 – 10.1996 |
|
Branche |
Industrielle Bildverarbeitung |
|
Kunde |
Semiconductor Equipment Provider |
|
Position |
Architekt und Entwickler |
|
Team |
SW:1 |
|
Tools |
Borland C, TI-DSP Tool-Chain |
|
Sprache |
C |
|
OS |
- |
|
HW |
TI DSP C4x family |
|
COM |
- |
|
Projekt |
Treiber Entwicklung für eine Hardware Matching Unit
Der FPGA basierende HW Template Matcher detektiert Templates in einem binär Image
|
|
Zeitraum |
05.1995 – 12.1995 |
|
Branche |
Industrielle Bildverarbeitung |
|
Kunde |
Semiconductor Equipment Provider |
|
Position |
Architekt und Entwickler (als Freelancer) |
|
Team |
SW:1 |
|
Tools |
Borland C, TI-DSP Tool-Chain |
|
Sprache |
C |
|
OS |
- |
|
HW |
TI DSP C4x family |
|
COM |
- |
|
Projekt |
Entwicklung von Testsoftware bei ROHDE & SCHWARZ in München
Entwicklung von IEC-Bus basierter Test SW für hochfrequente Kommunikationssysteme.
|
|
Zeitraum |
11.1986 – 10.1990 |
|
Branche |
Messtechnik |
|
Position |
Entwickler (Angestellt) |
|
Tools |
- |
|
Sprache |
ROHDE & SCHWARZ Basic, C, Pascal |
|
OS |
DOS |
|
HW |
ROHDE & SCHWARZ Test Systeme |
|
COM |
IEC-Bus |
More than 30 years of experience in software development